Haupt Sonstiges Mikroprozessor-Forum: IBM spricht über Power5
Sonstiges

Mikroprozessor-Forum: IBM spricht über Power5

NachrichtenTablets 13. Okt 2003 17:00 PDT

Auf dem Microprocessor Forum in San Jose am Dienstag enthüllte IBMs Power5-Chefwissenschaftler Dr. Balaram Sinharoy zusätzliche Details über den Chip, an dem er in den letzten Jahren gearbeitet hat.

Der Power5 soll auf dem Power4-Design mit Verbesserungen aufbauen, um die Leistung zu verbessern, die Verwendung von mehr Prozessoren in einem System zu ermöglichen und die Energieeffizienz zu verbessern. Gleichzeitig sagte Sinharoy, dass der gesamte für Power4 entwickelte Code vollständig mit Power5 kompatibel sein wird.

So verbinde ich Airpods, um mein iPhone zu finden

Wie der Power4 enthält der Power5 zwei Prozessorkerne auf einem Chip. Diese Kerne teilen sich einen 1,92 MB On-Die-L2-Cache im Vergleich zu einem 1,44 MB L2-On-Die-Cache auf dem Power4. Power4 und Power5 haben beide einen Off-Chip-L3-Cache, aber IBM hat den L3-Cache so konzipiert, dass er direkt mit dem L2-Cache verbunden ist, anstatt wie beim Power4 zwischen dem Speichercontroller und dem Prozessor. Sinharoy sagte, dass dieser Backdoor-Cache es dem Power5 ermöglicht, mit Multiprozessor-Designs besser skalierbar zu sein. Der Backdoor-Cache verbessert die Leistung, indem er die L3-Cache-Latenz reduziert.

Der Power5 enthält außerdem einen On-Die-Speichercontroller, um die Leistung und Zuverlässigkeit zu verbessern. Jeder Power5 kann bis zu 1024 GB Speicher unterstützen, verglichen mit 512 GB für jeden Power4. Da sich der Speichercontroller auf dem Chip befindet, müssen Entwickler nur Speicher an den Chip anschließen, anstatt über eine Northbridge zu gehen.

IBM wird den Power5 in einem Multi-Chip-Modul vertreiben, bei dem es sich um einen 95 mm mal 95 mm großen Block aus vier Power5-Chips mit vier 36 MB Off-Chip L3-Caches handelt. Bis zu 16 dieser Multi-Chip-Module können zusammen für insgesamt 128 logische Prozessoren implementiert werden. Die Arithmetik davon ist zwei Kerne pro Power5-Prozessor, vier Prozessoren pro Modul und 16 Module. Sinharoy sagte, dass alles, was einem Multi-Chip-Modul hinzugefügt werden muss, um ein System zu erstellen, die erforderliche E/A und der Speicher sind.

Der Power4 sammelt eine Gruppe von bis zu fünf Befehlen pro Taktzyklus und kann eine Gruppe von Befehlen pro Taktzyklus abschließen. Der Power5 verdoppelt diesen Durchsatz, indem er zwei Gruppen von bis zu fünf Befehlen pro Taktzyklus sammelt und zwei Gruppen pro Taktzyklus vervollständigt. Sinharoy sagte, dass es nicht ungewöhnlich sei, eine 40-prozentige Verbesserung bei SMT-Anweisungen (Symmetric Multithreading), einem wichtigen Leistungsmerkmal für Serverprozessoren, gegenüber dem Power4 zu sehen.

Obwohl keine spezifischen Macintosh-Ankündigungen gemacht wurden, bemerkte Sinharoy während seiner Präsentation, dass der PowerPC 970, der Prozessor, der Apples G5 antreibt, aus dem Power4-Design abgeleitet wurde, was darauf hindeutet, dass ein solcher Schritt wieder logisch wäre, da IBM-Ingenieure das Power5-Design verfeinern. Der PowerPC 970 entfernt einen Prozessorkern aus dem Power4-Design und beinhaltet auch mehrere andere Verbindungs- und Multiprozessor-Einbußen, um den Chip klein und erschwinglich genug für den Desktop-Einsatz zu machen.

Benötigt Apple Watch einen Datentarif?

Das Power5-Design enthält eine Verbesserung, die auch eine Anspielung auf Apple sein kann. Der Power5 fügt einen Single-Thread-Leistungsmodus hinzu, der es dem Prozessor ermöglicht, einen Teil seiner Skalierbarkeit zu opfern, um Ressourcen auf die Ausführung eines einzelnen Threads zu konzentrieren. Für Laien ausgedrückt, kann der Power5 einige der Eigenschaften reduzieren, die es ihm ermöglichen, viele verschiedene Aufgaben gleichzeitig zu bewältigen, um sich auf eine Anwendung oder Aufgabe zu konzentrieren. Im Gegensatz zu Serveranwendungen werden Desktopanwendungen selten mit einem Thread versehen.

Erwarten Sie vorerst nicht, dass der Power5 außerhalb des kommerziellen Computermarktes verwendet wird. Selbst bei Verwendung eines 0,13-Mikron-Kupfer-SOI-(Silicon On Insulator)-Herstellungsprozesses misst ein einzelner 276 Millionen Transistor-Power5-Chip 389 Quadratmillimeter – weit größer als der 267 Quadratmillimeter Power4 und fast viermal so groß wie ein PowerPC 970.

IBM hat dem Power5 auch ein Energiemanagement-Schema hinzugefügt, von dem Sinharoy behauptet, dass es den Stromverbrauch und die Wärmeerzeugung drastisch reduzieren wird. Seine Präsentation enthielt keine Informationen über den Leistungsbedarf oder die Wärmeableitungseigenschaften des Power5.

Sinharoy sagte, dass der Power5 jetzt in den Labors von IBM arbeitet und im nächsten Jahr ausgeliefert werden soll; Er erwähnte jedoch weder Benchmark-Leistung noch Takt des neuen Prozessors. Sinharoy sagte, dass ein Power5+, der dem Power5 ähnlich sein wird, aber in einem 90-Nanometer-Prozess hergestellt wird, vorläufig für 2005 geplant ist.